活動安排 |
時間 |
專題名稱 |
主要內容 |
13:00~13:30 簽到 |
休息交流10分鐘 |
13:30 |
14:30 |
專題1 高速數字邏輯與總線緩沖器 |
1. 高速數字邏輯工藝分類
2. 讀懂高速數字邏輯性能參數
3. 高速數字邏輯對總線時序的影響
4. 總線緩沖器的特殊性
5. 選擇恰當的高速數字邏輯器件
|
本專題主講老師:周老師 講師,具有10年嵌入式技術從業經驗和6年嵌入式linux驅動開發經驗,對于嵌入式Linux的實現和應用有深入研究,主持開發過多個大型嵌入式項目,涉及網絡,通訊,控制,信息終端等各行各業,例如航天在軌數據采集系統、地震數據采集分析系統、車載MP4設備等。對系統移植有很強的經驗,在X86/ARM/XSCALE/PowerPC/MIPS等各種體系結構平臺上移植Linux內核;對于嵌入式Linux的實時性和CELinux的特點有深入研究。 |
休息交流10分鐘 |
14:40 |
15:40 |
專題2 FPGA硬件小系統設計 |
1、FPGA小系統概念以及硬件系統的構成
2、FPGA主芯片電路設計
3、JTAG 下載與調試接口
4、高速SDRAM存儲器接口電路設計
5、異步SRAM存儲器接口電路設計
6、FLASH存儲器接口電路設計
7、其他外圍電路設計
8、電源,時鐘和復位電路設計
9、FPGA小系統的調試方法和技巧
|
休息交流10分鐘 |
本專題主講老師:姚老師 北京航空航天大學自動化專業博士學位,FPGA培訓講師,有8年的FPGA和DSP系統硬件開發經驗,成功開發了衛星載超高速圖像壓縮系統、紅外圖像采集壓縮和傳輸系統、基于MPEG4/H.264的網絡監控系統、高速(1GHz)并行(4顆)DSP圖像處理系統, 超大規模高速500萬門FPGA驗證平臺(Altera StratixII EP2S180)。目前正在參與或負責多項“十五”和“十一五”預研項目以及863重點項目的硬、軟件設計等工作。近4年來一直從事視頻和圖像處理領域的高速DSP系統硬、軟件和FPGA系統的設計和開發,具有非常豐富的高速系統設計經驗,精通TI公司的C6000系列高速DSP和Altera公司的全系列FPGA/CPLD。 |
15:50 |
16:50 |
專題3 Cadence高速電路設計與仿真 |
首先介紹在高速電路設計中遇到的信號完整性、時序匹配以及電磁兼容性等一系列問題。然后講解如何用Cadence的SPB(Silicon-Package-Board)軟件工具解決上述問題。主要包括:信號反射、串擾、同時開關噪聲等的仿真與分析,同步時序電路的時序匹配方法,拓撲結構及其約束的確定,基于約束的布局布線,布線后分析,高速差分信號的仿真及布線等內容。
1、信號反射與串擾的仿真分析及其解決方法。
2、時序匹配問題及其整套解決方法。
3、通過方案空間的掃描分析,確定拓撲結構及其約束值。
4、如何施加約束去指導布局布線。
5、高速差分信號的仿真與布線。
|
本專題主講老師:葛老師 長期從事教學與科研工作,主要研究方向包括網絡通信、視頻/圖像處理、數據庫等。曾參與或負責過“七五”和“九五”預研項目以及863重點項目的硬、軟件設計等工作。具有15年的硬件設計經驗,尤其是近6年來一直從事相關領域的高速DSP系統硬、軟件和FPGA開發經驗數字電路設計工作,具有非常豐富的高速PCB設計經驗。精通TI公司的C6000、ADI公司的TigerSHarc-201等系列高速DSP,成功開發了多個高速DSP和FPGA結合的高難度項目,尤其擅長多處理器系統的開發,熟悉多種圖像/視頻壓縮算法,在計算機學報等刊物上發表論文20余篇。 |
16:50~17:10 現場抽獎活動(ARM9 2410開發板,板子配置如下圖所示)
|