Modelsim使用詳解(一)
時間:2018-08-15作者:華清遠見
FPGA的設計過程中,modelsin是我們常用的工具之一,大部分FPGA的初學者對Modelsim的使用不熟練,也只能使用簡單的一部分,其實它的功能很強打,在這里我就modelsim的使用寫個詳細文檔,希望對初學者有幫助。 共13部分,今天先寫第一部分,每周寫一部分,大家要有耐心,嘿嘿。 一、概述 ModelSim能夠對VHDL、Verilog、SystemVerilog、SystemC和混合語言設計的仿真和驗證。 有三種仿真模式 (1)基本仿真流程,這是簡單的仿真方法,不用建立工程
創建work庫:打開modelsim,在file菜單下,點new-library
Work 是modelsim默認的庫,也可以改成自己有含義的名字, 也可以通過輸入命令建立庫 如在modelsim〉 vlib wwww回車,則建立了wwww庫 編譯文件 建立庫完成后,你該把你的設計文件在庫里面進行編譯,方法有菜單操作和命令輸入兩種菜單操作:在copile菜單下點compile選項,或 在modelsim〉下輸入 vcom ,回車。
運行仿真 編譯完成后,喚醒testbench文件進行仿真,在菜單simulate菜單下點擊start simulate….按鈕或在命令行輸入Vsim命令,回車
在菜單欄,點擊view- Debug Windows –Wave,打開wave窗口,
添加需觀測的信號進入波形文件。可以右鍵添加,也可以用鼠標直接拖進wave中
運行 輸入 run 100ns回車 或simulate—run—run 100ns 或
觀看仿真波形
(2)通過建立項目進行仿真 仿真流程如下圖
首先建立一個工程
添加文件
編譯文件 菜單操作:在copile菜單下點compile all選項,或 在modelsim〉下輸入 vcom ,回車在工程目錄下編譯文件
運行仿真,此過程同前面相同添加信號進入波形文件 運行 上面三過程均與前面相同。 (3)多個庫的仿真流程 在modelsim仿真中,也可以使用多個庫進行仿真,仿真流程如下。
前兩個步驟與前面相同,鏈接資源庫,在命令欄輸入Vlog,回車,然后選擇要編譯的源庫。 相關資訊
發表評論
|