一、嵌入式硬件電路設(shè)計(jì)概述
隨著物聯(lián)網(wǎng)、人工智能技術(shù)的發(fā)展，我們的生活越來(lái)越智能化，信息化。智能手機(jī)，智能手環(huán)，智能鎖，智能冰箱，自動(dòng)駕駛，機(jī)器人等智能產(chǎn)品層出不窮，人類即將進(jìn)入智能時(shí)代。我們的產(chǎn)品，設(shè)備要實(shí)現(xiàn)智能化，其中用到的最核心技術(shù)及嵌入式技術(shù)。
嵌入式技術(shù)是軟件、硬件相結(jié)合一門學(xué)科，包括嵌入式軟件和嵌入式硬件，嵌入式軟件和硬件構(gòu)成智能產(chǎn)品最核心的部分，嵌入式硬件相當(dāng)于產(chǎn)品的軀殼，它依靠嵌入式軟件而工作，在嵌入式軟件的控制下完成產(chǎn)品相應(yīng)的功能，是嵌入式軟件的載體；嵌入式軟件相當(dāng)于產(chǎn)品的大腦，是產(chǎn)品的靈魂，沒有了嵌入式軟件，硬件就是一堆廢銅爛鐵，無(wú)法工作；同樣，沒有了嵌入式硬件，嵌入式軟件將無(wú)所依附。所以說嵌入式硬件和軟件同等重要，兩者相輔相成，缺一不可。
隨著集成電路的發(fā)展，嵌入式硬件的功能設(shè)計(jì)相對(duì)來(lái)說比較簡(jiǎn)單，大多數(shù)情況下只需要根據(jù)芯片廠家提供的參考電路設(shè)計(jì)即可，嵌入式硬件設(shè)計(jì)的核心越來(lái)越偏向可靠性設(shè)計(jì)，電磁輻射，電磁兼容設(shè)計(jì)。接下來(lái)，我將以設(shè)計(jì)藍(lán)牙模塊開發(fā)板的電路圖為例來(lái)講解嵌入式硬件電路設(shè)計(jì)中的注意事項(xiàng)。
二、藍(lán)牙技術(shù)及藍(lán)牙芯片CC2640
“藍(lán)牙”技術(shù)屬于一種短距離、低成本、低功耗的無(wú)線連接技術(shù)，是一種能夠?qū)崿F(xiàn)語(yǔ)音和數(shù)據(jù)無(wú)線傳輸?shù)拈_放性方案，采用2.4GHz的ISM (即工業(yè)、科學(xué)、醫(yī)學(xué))頻段，其傳輸速率最高為每秒1Mb/s，以時(shí)分方式進(jìn)行全雙工通信，藍(lán)牙收發(fā)器的一般有效通信范圍為10米，配置功率放大器可以使通信距離達(dá)到100米左右。正如愛立信藍(lán)牙組負(fù)責(zé)人所說，設(shè)計(jì)藍(lán)牙的最初想法是“結(jié)束線纜噩夢(mèng)”。
CC2640 器件是一款無(wú)線微控制器 (MCU)，主要適用于 Bluetooth
®低功耗 應(yīng)用。此器件屬于 SimpleLink™ CC26xx 系列中的經(jīng)濟(jì)高效型超低功耗 2.4GHz RF 器件。它具有極低的有源 RF 和 MCU 電流以及低功耗模式流耗，可確保卓越的電池使用壽命，適合小型紐扣電池供電以及在能源采集型應(yīng)用中使用.
CC2640 包含一個(gè)Cortex-M3內(nèi)核，工作主頻48MHZ,128K Flash,28K SRAM ,4個(gè)定時(shí)器，15個(gè)GPIO,串口，I2C，12位ADC等常用外設(shè)一應(yīng)俱全，硬件資源非常豐富，完全滿足日常無(wú)線應(yīng)用。
三、藍(lán)牙芯片CC2640硬件電路設(shè)計(jì)注意事項(xiàng)
設(shè)計(jì)以MCU為核心的嵌入式系統(tǒng)硬件電路需要根據(jù)需求分析進(jìn)行綜合考慮，需要考慮的問題較多，這里給出幾個(gè)特別要注意的問題.
1. MCU選擇
選擇 MCU 時(shí)要考慮 MCU 所能夠完成的功能、MCU 的價(jià)格、功耗、供電電壓、I/O 口電平、管腳數(shù)目以及 MCU 的封裝等因素。MCU 的功耗可以從其電氣性能參數(shù)中查到。供電電壓有 5V、3.3V 以及 1.8V 超低電壓供電模式。為了能合理分配 MCU 的I/O資源，在 MCU 選型時(shí)可繪制一張引腳分配表，供以后的設(shè)計(jì)使用。我們這里選擇的使用CC2640 CPU的無(wú)線藍(lán)牙模塊。
CC2640 藍(lán)牙無(wú)線模塊電路原理圖如下：
XDS110調(diào)試接口
2. 電源電路設(shè)計(jì)
（1）考慮系統(tǒng)對(duì)電源的需求，例如系統(tǒng)需要幾種電源，如24V、12V、5V或者3.3V等，估計(jì)各需要多少功率或最大電流（mA）。在計(jì)算電源總功率時(shí)要考慮一定的余量，可按公式“電源總功率=2×器件總功率”來(lái)計(jì)算。
（2）考慮芯片與器件對(duì)電源波動(dòng)性的需求。一般允許電源波動(dòng)幅度在 ±5% 以內(nèi)。對(duì)于A/D轉(zhuǎn)換芯片的參考電壓一般要求 ±1% 以內(nèi)。
（3）考慮工作電源是使用電源模塊還是使用外接電源。
在這里我們使用低壓差，低噪聲，超快速線性穩(wěn)壓器RT9013給藍(lán)牙無(wú)線模塊供電.
CC2640的發(fā)送工作電流為10 mA左右，RT9013輸出電流可以達(dá)到 500mA, 完全滿足CC2640對(duì)工作電源的要求。 電源電路設(shè)計(jì)如下：
3. 普通IO口電路設(shè)計(jì)
（1）上拉、下拉電阻：考慮用內(nèi)部或者外部上/下拉電阻，內(nèi)部上/下拉阻值一般在 700Ω 左右，低功耗模式不宜使用。外部上/下拉電阻根據(jù)需要可選 10KΩ～1MΩ 之間。
（2）開關(guān)量輸入：一定要保證高低電壓分明。理想情況下高電平就是電源電壓，低電平就是地的電平。如果外部電路無(wú)法正確區(qū)分高低電平，但高低仍有較大壓差，可考慮用 A/D 采集的方式設(shè)計(jì)處理。對(duì)分壓方式中的采樣點(diǎn)，要考慮分壓電阻的選擇，使該點(diǎn)通過采樣端口的電流不小于采樣最小輸入電流，否則無(wú)法進(jìn)行采樣。
（3）開關(guān)量輸出：基本原則是保證輸出高電平接近電源電壓，低電平接近地電平。I/O 口的吸納電流一般大于放出電流。對(duì)小功率元器件控制最好是采用低電平控制的方式。一般情況下，若負(fù)載要求小于10mA，則可用芯片引腳直接控制；電流在 10~100mA 時(shí)可用三極管控制，在 100mA～1A 時(shí)用 IC 控制；更大的電流則適合用繼電器控制，同時(shí)建議使用光電隔離芯片。
這里我們將開發(fā)板的的I/O口全部引出來(lái)，方便用戶進(jìn)行二次開發(fā)和測(cè)試驗(yàn)證。如下圖所示：
4. A/D電路與D/A電路
（1）A/D電路：要清楚前端采樣基本原理，對(duì)電阻型、電流型和電壓型傳感器采用不同的采集電路。如果采集的信號(hào)微弱，還要考慮如何進(jìn)行信號(hào)放大。
（2）D/A電路：考慮 MCU 的引腳通過何種輸出電路控制實(shí)際對(duì)象。
5.控制電路
對(duì)外控制電路要注意設(shè)計(jì)的冗余與反測(cè)，要有合適的信號(hào)隔離措施等。在評(píng)估設(shè)計(jì)的布板時(shí)，一定要在構(gòu)件的輸入輸出端引出檢測(cè)孔，以方便排查錯(cuò)誤時(shí)測(cè)量。
6.考慮低功耗
低功耗設(shè)計(jì)并不僅僅是為了省電，更多的好處在于降低了電源模塊及散熱系統(tǒng)的成本。由于電流的減小也減少了電磁輻射和熱噪聲的干擾。隨著設(shè)備溫度的降低，器件壽命則相應(yīng)延長(zhǎng)，要做到低功耗一般需要注意以下幾點(diǎn)：
（1）并不是所有的總線信號(hào)都要上拉。上下拉電阻也有功耗問題需要考慮。上下拉電阻拉一個(gè)單純的輸入信號(hào)，電流也就幾十微安以下。但拉一個(gè)被驅(qū)動(dòng)了的信號(hào)，其電流將達(dá)毫安級(jí)。所以需要考慮上下拉電阻對(duì)系統(tǒng)總功耗的影響。
（2）不用的I/O口不要懸空，如果懸空的話，受外界的一點(diǎn)點(diǎn)干擾就可能成為反復(fù)振蕩的輸入信號(hào)，而MOS器件的功耗基本取決于門電路的翻轉(zhuǎn)次數(shù)。
（3）對(duì)一些外圍小芯片的功耗也需要考慮。對(duì)于內(nèi)部不太復(fù)雜的芯片功耗是很難確定的，它主要由引腳上的電流確定。例如有的芯片引腳在沒有負(fù)載時(shí)，耗電大概不到1毫安，但負(fù)載增大以后，可能功耗很大。
7.考慮低成本
（1）正確選擇電阻值與電容值。比如一個(gè)上拉電阻，可以使用4.5K-5.3K的電阻，你覺得就選個(gè)整數(shù)5K，事實(shí)上市場(chǎng)上不存在5K的阻值，最接近的是4.99K（精度1%），其次是5.1K（精度5%），其成本分別比精度為20%的4.7K高4倍和2倍。20%精度的電阻阻值只有1、1.5、2.2、3.3、4.7、6.8幾個(gè)類別（含10的整數(shù)倍）；類似地，20%精度的電容也只有以上幾種值，如果選了其它的值就必須使用更高的精度，成本就翻了幾倍，卻不能帶來(lái)任何好處。
（2）不要什么都選最好的。在一個(gè)高速系統(tǒng)中并不是每一部分都工作在高速狀態(tài)，而器件速度每提高一個(gè)等級(jí)，價(jià)格差不多要翻倍，另外還給信號(hào)完整性問題帶來(lái)極大的負(fù)面影響.
作為嵌入式工程師，既要懂的嵌入式軟件設(shè)計(jì)，也要懂的硬件設(shè)計(jì)，至少能看懂硬件原理圖，能夠理解硬件的工作原理，這樣我們才能更好的編寫高效的嵌入式軟件，再調(diào)試產(chǎn)品，解決設(shè)備故障時(shí)，就能夠從軟，硬件的角度來(lái)分析問題和解決問題。 以上就是我這次要和大家分享的關(guān)于嵌入式硬件設(shè)計(jì)的注意事項(xiàng)，希望對(duì)同學(xué)們有所幫助。
嵌入式硬件電路設(shè)計(jì)
時(shí)間：2018-03-22 來(lái)源：未知
